



Departamento de Informática

Bacharelado em Ciência da Computação

CI1212 Arquitetura de Computadores

Construindo o Processador

MIPS Multiciclo

PE-2020
Prof. Eduardo Todt
Versão 202007221921



MIPS Multiciclo


Objetivos

Entender problema de desempenho do MIPS monociclo

Conhecer implementação MIPS Multiciclo

Comparar desempenho

MIPS monociclo



Período mínimo clock

19:41 Mittwoch 22. Juli

32 %




Übungen zur Vorlesung "Digitaler Entwurf"

22. Juli 2022, 19:41



Fertig

$$t_{\text{mem}} = 200 \text{ ps}$$
$$t_{\text{reg}} = 50 \text{ ps}$$
$$t_{\text{UCA}} = 100 \text{ ps}$$



Período mínimo clock

19:42 Mittwoch 22. Juli

32 %




Fertig

$$T_{\text{mem}} = 200 \text{ ps}$$

$$T_{\text{reg}} = 50 \text{ ps}$$

$$T_{\text{out}} = 100 \text{ ps}$$



200 50 100

add

$$T_{\text{min}} = 400 \text{ ps}$$



Período mínimo clock

19:43 Mittwoch 22. Juli

31 %



Vorlesung 1: Einführung in die Digitaltechnik




Fertig

$$t_{\text{mer}} = 200 \text{ ps}$$

$$t_{\text{reg}} = 50 \text{ ps}$$

$$t_{\text{uca}} = 100 \text{ ps}$$



200 50 100

beg.

$$T_{\text{min}} = 350 \text{ ps}$$



Período mínimo clock

19:45 Mittwoch 22. Juli

31 %




Fertig

$$T_{\text{mem}} = 200 \text{ ps}$$

$$T_{\text{reg}} = 50 \text{ ps}$$

$$T_{\text{UCA}} = 100 \text{ ps}$$



SW.

$$T_{\text{min}} = 550 \text{ ps}$$

Período mínimo clock

19:45 Mittwoch 22. Juli

31 %



Fertig


$$T_{\text{mem}} = 200 \text{ ps}$$

$$T_{\text{reg}} = 50 \text{ ps}$$


$$T_{\text{ULN}} = 100 \text{ ps}$$

1W


$$T_{\text{min}} = 600 \text{ ps}$$




$T_{\min}$ deve atender pior caso



Tempo desperdiçado



Dividir execução em partes



Só use as necessárias

19:54 Mittwoch 22. Juli

30 %




Wingschneider 1101 / 1102


1101 - 1102




Fertig




Período mínimo cada parte?



Seria 1/5 do período do monociclo?



Precisa atender parte mais lenta



Ciclos médios por instrução

19:59 Mittwoch 22. Juli 29 %


Handwritten table on a grid background:

	# ciclos
add	4
beq	3
sw	4
lw	5
j	3

Red handwritten note:

Méd. ponderada conforme proporção de us no programa

Multicycle datapath




Partes da execução

1 Instruction fetch

$IR \leq \text{Memory}[PC];$
 $PC \leq PC + 4;$

No ciclo 1 a ULA estava livre, foi aproveitada para calcular $PC+4$ (veja que sumiu o somador que calculava isso)

A instrução foi lida da memória e guardada no IR




Partes da execução

2 Instruction decode and register fetch

$A \leq \text{Reg}[\text{IR}[25:21]];$
 $B \leq \text{Reg}[\text{IR}[20:16]];$
 $\text{ALUOut} \leq \text{PC} + (\text{sign-extend}(\text{IR}[15:0]) \ll 2);$

Leu registradores A e B
(mesmo que não use o B)

No ciclo 2 a ULA estava livre, foi aproveitada para calcular endereço de desvio do beq (veja que também sumiu o somador que calculava isso); se aparecer beq já está pronto; se não for, ao menos não atrasou nada por fazer isso; guardou esse resultado em ALUOUT




Partes da execução

3 Execution, memory address computation, or branch completion

Agora o que fazer depende se é instrução tipo R (lógica aritmética), ld/sw (precisa calcular endereço de memória), desvio condicional ou jump.

Vejamos nos próximos 4 slides ...




Partes da execução

3.1 Execution (R-type)

$ALUOut \leftarrow A \text{ op } B;$

Simplesmente a ULA faz a operação necessária e armazenamos resultado no ALUOUT para ficar disponível para a próxima parte do processamento.

Veja que a ULA foi usada no ciclo 1, 2 e agora no 3:




Partes da execução

3.2 Memory address computation (lw/sw)

$ALUOut \leq A + \text{sign-extend}(IR[15:0]);$

Aqui a ULA calcula o endereço somando reg A e o imediato extendido para 32 bits, armazenando resultado no ALUOUT para ficar disponível para a próxima parte do processamento.

Veja que a ULA foi usada no ciclo 1, 2 e agora no 3:



Partes da execução


3.3 Branch (beq)

if (A == B) PC <= ALUOut;

Cuidado, preste atenção. Aqui a ULA calcula A-B para ver se os regs são iguais, o sinal de Zero vai ser utilizado para escolher entrada do mux que vai para o PC.

O endereço de desvio foi calculado no ciclo anterior e está disponível no ALUOUT, se for desviar carregamos o PC com o valor de ALUOUT.

Veja que a ULA foi usada no ciclo 1, 2 e agora no 3.




Partes da execução

3.4 Jump (j)

{x, y} is the Verilog notation for concatenation of bit fields x and y
 $PC \leq \{PC[31:28], (IR[25:0]), 2'b00\};$

O novo PC é formado pela concatenação dos 4 bits mais significativos do PC com os 26 do imediato da instrução e dois zeros ao final.

Veja que a ULA foi usada no ciclo 1, 2 e agora não foi usada no 3.




Partes da execução

4 Memory access or R-type instruction completion step

O que fazer depende se é instrução tipo R (lógica aritmética) ou lw/sw (ler ou escrever da memória)

Vejamos nos próximos 2 slides ...



Partes da execução

4.1 Memory access (lw/sw)

MDR <= Memory [ALUOut]; // se for lw


ou

Memory [ALUOut] <= B; // se for sw

Se for lw lê a memória para o MDR.

Se for sw guarda o B na memória.

Veja que para ambos casos o endereço foi calculado no ciclo anterior e estava em ALUOut.




Partes da execução

4.2 R-type instruction completion (lógico-aritmética)

$\text{Reg}[\text{IR}[15:11]] \leftarrow \text{ALUOut};$

O resultado calculado pela ULA é armazenado no banco de registradores.

Note que está em ALUOUT e não na saída direta da ULA.




Partes da execução

5. Memory read completion step (lw)

$\text{Reg}[\text{IR}[20:16]] \leftarrow \text{MDR};$

O valor lido da memória, que foi armazenado no ciclo anterior em MDR, é agora armazenado no banco de registradores.

Note que o endereço do registrador está dado por Rt, já que Rd não existe na instrução lw; seu campo foi ocupado pelo valor imediato.



Resumo

Step name	Action for R-type instructions	Action for memory-reference instructions	Action for branches	Action for jumps
Instruction fetch	IR $\leftarrow$ Memory[PC] PC $\leftarrow$ PC + 4			
Instruction decode/register fetch	A $\leftarrow$ Reg [IR[25:21]] B $\leftarrow$ Reg [IR[20:16]] ALUOut $\leftarrow$ PC + (sign-extend (IR[15:0]) $\ll$ 2)			
Execution, address computation, branch/jump completion	ALUOut $\leftarrow$ A op B	ALUOut $\leftarrow$ A + sign-extend (IR[15:0])	if (A == B) PC $\leftarrow$ ALUOut	PC $\leftarrow$ {PC [31:28], (IR[25:0]), 2'b00}
Memory access or R-type completion	Reg [IR[15:11]] $\leftarrow$ ALUOut	Load: MDR $\leftarrow$ Memory[ALUOut] or Store: Memory [ALUOut] $\leftarrow$ B		
Memory read completion		Load: Reg[IR[20:16]] $\leftarrow$ MDR		

Créditos

Figuras de Patterson&Hennessy 2018, 2004 – Morgan Kaufmann



Attribution-NonCommercial-ShareAlike 4.0
International

CI1212

Arquitetura de Computadores



Prof. Eduardo Todt

todt@inf.ufpr.br

Período Especial 2020

